負(fù)責(zé)監(jiān)管 PCIe 規(guī)范開(kāi)發(fā)的 PCI-SIG 周三宣布，已完成 PCIe 7.0 規(guī)范的制定，并將其提交給組織成員，這標(biāo)志著該技術(shù)發(fā)展的一個(gè)重要里程碑。此外，該公司表示已開(kāi)始為 PCIe 8.0 進(jìn)行路徑探索 —— 這一互連規(guī)范將在 2030 年或更晚時(shí)間投入使用，其性能可能是 PCIe 7.0 的兩倍，通過(guò) 16 條通道實(shí)現(xiàn)雙向 1 TB/s 的帶寬。同時(shí)，該公司重申了計(jì)劃在今年晚些時(shí)候啟動(dòng) PCIe 6.0 硬件互操作性測(cè)試的計(jì)劃。盡管PCIe 8.0 仍需數(shù)年時(shí)間，但 PCIe 7.0 已近在咫尺。PCIe 7.0 規(guī)范將每條通道的雙向數(shù)據(jù)傳輸速率提升至 128 GT/s，是 PCIe 6.0 支持速率的兩倍，更是 PCIe 5.0 的四倍。如此顯著的性能提升使得配備 16 條 PCIe 7.0 通道的設(shè)備在不考慮協(xié)議開(kāi)銷的情況下，每個(gè)方向可傳輸高達(dá) 256 GB/s 的數(shù)據(jù)。新版本接口繼續(xù)使用 PAM4 信令，同時(shí)保留了 PCIe 6.0 首次引入的 1b/1b FLIT 編碼方法。

為實(shí)現(xiàn) PCIe 7.0 128 GT/s 的創(chuàng)紀(jì)錄數(shù)據(jù)傳輸速率，開(kāi)發(fā)者不得不將物理信令速率提升至 32 GHz 或更高。需要注意的是，PCIe 5.0 和 6.0 均使用 16 GHz 的物理信令速率，通過(guò) NRZ 信令實(shí)現(xiàn) 32 GT/s，通過(guò) PAM4 信令實(shí)現(xiàn) 64 GT/s（每個(gè)符號(hào)傳輸兩位）。而 PCIe 7.0 是自 2017 年以來(lái)首次提升物理頻率，這需要在各個(gè)層面進(jìn)行大量工作 —— 因?yàn)槭褂勉~線在 32 GHz 下長(zhǎng)距離保持信號(hào)完整性極具挑戰(zhàn)性。

除了原始吞吐量，此次更新還提升了電源效率，并增強(qiáng)了對(duì)更長(zhǎng)或更復(fù)雜電氣通道的支持（尤其是在使用布線解決方案時(shí)），以滿足下一代數(shù)據(jù)中心級(jí)高帶寬應(yīng)用的需求，例如 800G 以太網(wǎng)、超以太網(wǎng)和量子計(jì)算等。

可以說(shuō)，PCI-SIG 今日最引人關(guān)注的公告是其聲明已啟動(dòng) PCIe 8.0 的路徑探索，組織成員正積極探索該標(biāo)準(zhǔn)的可能性并定義其功能 —— 該標(biāo)準(zhǔn)將在 2030 年及以后使用。有趣的是，當(dāng)被問(wèn)及 PCIe 8.0 是否會(huì)將雙向數(shù)據(jù)傳輸速率翻倍至 256 GT/s（并通過(guò) 16 條通道實(shí)現(xiàn)雙向 1 TB/s 帶寬）時(shí)，PCI-SIG 總裁阿爾?亞內(nèi)斯（Al Yanes）表示，盡管這是目標(biāo)，但目前不愿做出任何明確承諾。此外，他還提到 PCI-SIG 期待推出 PCIe 8.0，除了光互連，該標(biāo)準(zhǔn)還將在銅線上實(shí)現(xiàn)更高性能。

隨著 PCIe 7.0 標(biāo)準(zhǔn)的正式發(fā)布，包括 AMD、英特爾和英偉達(dá)在內(nèi)的 PCI-SIG 成員可以開(kāi)始完成支持該規(guī)范的平臺(tái)開(kāi)發(fā)。PCI-SIG 計(jì)劃在 2027 年啟動(dòng)初步合規(guī)性測(cè)試，官方互操作性測(cè)試定于 2028 年。因此，如果一切按計(jì)劃進(jìn)行，預(yù)計(jì)實(shí)際的 PCIe 7.0 設(shè)備和平臺(tái)將在 2028-2029 年期間上市。

AMD自適應(yīng)及嵌入式計(jì)算技術(shù)日開(kāi)啟報(bào)名

（席位有限）

6.26上海，誠(chéng)邀參加