芯東西（公眾號：aichip001）
編譯 ZeR0
編輯 漠影

芯東西4月24日報道，臺積電今日在北美技術研討會上發(fā)布了其下一代前沿邏輯工藝技術A14（1.4nm）。A14計劃于2028年投產，開發(fā)進展順利，良率表現(xiàn)優(yōu)于預期進度，支持背面供電的升級版A14將在2029年推出。

同時，臺積電首次推出全新邏輯工藝、特殊工藝、先進封裝和3D芯片堆疊技術。其中SoW-X技術可構建晶圓級大小的系統(tǒng)，能將至少16個大型計算芯片、內存芯片、快速光互連和新技術整合在有如餐盤大小的基板上，為芯片提供數(shù)千瓦的功率，計算能力有望達到現(xiàn)有CoWoS解決方案的40倍。

相較之下，英偉達目前的旗艦GPU由兩顆芯片拼接而成，預計2027年推出的Rubin Ultra GPU由4顆芯片拼接而成。

臺積電宣布將在美國亞利桑那州晶圓廠附近新建兩座工廠，未來將規(guī)劃6座晶圓廠、2座封裝廠及1座研發(fā)中心，擴大在美國的生產。

此外，該公司透露其在2024年第四季度開始生產基于性能增強型N3P（第三代3nm級）工藝技術的芯片。N3X芯片預計將于今年下半年量產。與N3P相比，N3X有望在相同功率下將最大性能提高5%，或在相同頻率下將功耗降低 7%，并支持高達1.2V的電壓。

臺積電還曬出一張人形機器人圖，標注了所需的各種先進芯片。將這些芯片集成到高密度、高能效的封裝中的能力至關重要。

一、A14工藝量產已近：功耗降30%，啟用NanoFlex Pro

臺積電透露，新A14工藝將采用第二代GAAFET nanosheet晶體管，并將通過將其NanoFlex標準單元架構升級為NanoFlex Pro技術，提供更高的性能、能效和設計靈活性。

與即將于今年晚些時候量產的2nm級N2工藝相比，A14將在相同功耗下速度提升15%，或在相同速度下功耗降低30%，同時邏輯密度將提升20%以上。

NanoFlex Pro是一種設計技術協(xié)同優(yōu)化（DTCO）技術，讓設計人員能夠以非常靈活的方式設計產品，通過微調晶體管配置，以實現(xiàn)針對特定應用或工作負載的最佳功率、性能和面積（PPA）。這項技術將于2028年投入生產，首個版本沒有背面供電。

臺積電計劃在2029年推出支持超級電源軌（SPR）背面供電的A14。該公司尚未透露該制程技術的具體名稱，但按照臺積電的傳統(tǒng)命名法，可以推測它可能會被稱為A14P。預計A14將在 2029年之后推出其最高性能版本（A14X）和成本優(yōu)化版本（A14C）。

由于A14是一個全新節(jié)點，因此與N2P（利用 N2 IP）以及A16（采用背面供電的 N2P）相比，它將需要新的IP、優(yōu)化和EDA軟件。

▲臺積電公布的芯片密度反映了“混合”芯片密度，包括50%邏輯、30% SRAM和20%模擬。**面積相同、速度相同。（圖源：Tom’s Hardware）

臺積電16A是SPR的首個版本，采用背面供電。SPR旨在針對AI/HPC 設計，改進信號路由和功率傳輸。A16有望于2026年下半年投入生產。與N2P相比，A16在相同功率下速度提升8-10%，在相同速度下功耗降低15-20%。

與A16、N2、N2P不同，A14沒有SPR背面供電網(wǎng)絡（BSPDN），能夠瞄準那些無法從BSPDN獲得實際優(yōu)勢的應用，但這需要額外成本。

許多客戶端、邊緣和專業(yè)應用可以利用臺積電第二代GAA nanosheet晶體管帶來的額外性能、更低功耗和晶體管密度。這些應用不需要密集的電源布線，傳統(tǒng)的正面供電網(wǎng)絡即可滿足需求。

臺積電計劃在2028年投產基于A14工藝技術的芯片。考慮到A16和N2P將于2026年下半年（即2026年年底）開始大規(guī)模生產，芯片將于2026年上市，Tom’s Hardware推測A14的目標生產時間是2028年上半年，進而有望滿足下半年推出的客戶應用需求。

二、一大波新制程和封裝技術首發(fā)，專攻HPC、手機、汽車、物聯(lián)網(wǎng)

除了A14之外，臺積電首次推出新的邏輯工藝、特殊工藝、先進封裝和3D芯片堆疊技術，為高性能計算（HPC）、智能手機、汽車和物聯(lián)網(wǎng)（IoT）等廣泛的技術平臺做出貢獻。這些產品旨在為客戶提供一整套互聯(lián)技術，以推動其產品創(chuàng)新，包括：

1、高性能計算

臺積電持續(xù)推進其CoWoS技術，以滿足AI對更多邏輯和高帶寬內存（HBM）的持續(xù)需求。該公司計劃于2027年實現(xiàn)9.5英寸reticle尺寸CoWoS的量產，將12個或更多HBM堆棧與臺積電領先的邏輯技術集成在一個封裝中。

繼2024年展示其晶圓上系統(tǒng)（TSMC-SoW）技術后，臺積電又推出了基于CoWoS的產品SoW-X，旨在創(chuàng)建一個晶圓大小的系統(tǒng)，其計算能力是現(xiàn)有CoWoS解決方案的40倍。量產計劃于2027年實現(xiàn)。

臺積電提供一系列解決方案，以增強其邏輯技術的計算能力和效率。這些解決方案包括與臺積電緊湊型通用光子引擎（COUPE）的硅光子集成、用于HBM4的N12和N3邏輯基片，以及用于AI的全新集成電壓調節(jié)器（IVR），與電路板上單獨的電源管理芯片相比，其垂直功率密度提高了5倍。

2、手機

臺積電正利用其新一代射頻技術N4C RF，支持邊緣設備上的AI及其對高速、低延遲無線連接的需求，以傳輸海量數(shù)據(jù)。與N6RF+相比， N4C RF的功耗和面積減少了30%，非常適合將更多數(shù)字內容封裝到射頻片上系統(tǒng)（RF）設計中，以滿足WiFi-8和AI功能豐富的真無線立體聲等新興標準的要求。該技術計劃于2026年第一季度投入風險生產。

3、汽車

高級駕駛輔助系統(tǒng)（ADAS）和自動駕駛汽車（AV）對計算能力提出了嚴苛的要求，同時又不犧牲汽車級的質量和可靠性。臺積電正以先進的N3A工藝滿足客戶需求，該工藝已通過AEC-Q100一級認證的最終階段，并持續(xù)改進缺陷，以滿足汽車百萬分率 （DPPM）的要求。N3A工藝已開始應用于汽車生產，為未來軟件定義汽車注入了全套技術。

4、物聯(lián)網(wǎng)

隨著日常電子產品和家用電器紛紛采用AI功能，物聯(lián)網(wǎng)應用正在承擔更繁重的計算任務，同時電池續(xù)航能力依然捉襟見肘。臺積電此前宣布的超低功耗N6e工藝現(xiàn)已投入生產，正瞄準N4e工藝，繼續(xù)突破未來邊緣AI的能效極限。

結語：臺積電加緊研發(fā)，邁向埃米時代

A14代表了臺積電業(yè)界領先的N2工藝的重大進步，旨在通過提供更快的計算速度和更高的能效來推動AI轉型。它還有望提升智能手機的內置AI功能。

臺積電董事長兼CEO魏哲家博士談道，臺積電的技術領導力和卓越的制造能力，為客戶們提供了可靠的創(chuàng)新路線圖。臺積電的前沿邏輯技術是連接物理世界和數(shù)字世界的全面解決方案的一部分，旨在釋放客戶的創(chuàng)新潛能，推動AI的未來發(fā)展。

臺積電業(yè)務開發(fā)資深副總裁張曉強透露，隨著AI快速發(fā)展，設計大型AI芯片的公司成為最快導入新制程技術的客戶，帶動先進制程持續(xù)成長。他預期全球半導體產業(yè)年產值將能夠在2030年前突破1萬億美元，但面對美國近期加征關稅、AI泡沫化等疑慮，投資人仍須謹慎觀察。

受益于AI發(fā)展對算力需求的一路走高，以及在先進制程、先進封裝上的技術和量產優(yōu)勢，臺積電正在領跑2nm制程競賽，蘋果、AMD很可能是首批客戶。前不久AMD也確認其Zen 6 Venice服務器芯片將采用N2工藝節(jié)點制造。另據(jù)臺媒報道，英特爾已向臺積電訂購N2。英偉達和聯(lián)發(fā)科預計也將是臺積電先進制程的大客戶。

除了備受關注的2nm級工藝外，未來幾個季度上市的多數(shù)電腦、平板電腦及手機芯片將采用臺積電3nm級工藝技術制造。

來源：臺積電，SemiWiki，Tom’s Hardware