芯東西（公眾號：aichip001）
作者 ZeR0
編輯 漠影

芯東西5月15日報道，在本月舉行的2025英特爾代工大會上，英特爾代工分享了多代核心制程和先進封裝技術的最新進展（《重磅：英特爾揭秘1.4nm細節！曬神秘AI芯片》）。會后，英特爾代工技術開發高級副總裁Navid Shahriari、英特爾代工服務總經理Kevin O’Buckley與芯東西等媒體進行深入交流，更加詳盡地解讀了英特爾的先進封裝布局及競爭優勢。

半導體先進封裝技術能夠在單個設備內集成不同功能、制程、尺寸、廠商的芯粒（Chiplet），以靈活性強、能效比高、成本經濟的方式打造系統級芯片（SoC）。因此，越來越多的AI芯片廠商青睞這項技術。

從1970年代推出8086處理器至今，英特爾封裝技術已經發展50年之久，既擁有傳統的封裝測試能力，又在先進封裝方面擁有高水平的產能。

英特爾代工的先進系統封裝及測試（Intel Foundry ASAT）的技術組合，包括FCBGA 2D、FCBGA 2D+、EMIB 2.5D、EMIB 3.5D、Foveros 2.5D & 3D和Foveros Direct 3D等多種技術。這些技術并非互斥，而是可在一個封裝中同時采用，為復雜芯片的設計提供了極大的靈活性。

英特爾還將向客戶提供新的先進封裝技術，包括面向未來高帶寬內存需求的EMIB-T；在Foveros 3D先進封裝技術方面，Foveros-R和Foveros-B也將為客戶提供更多高效靈活的選擇。

Navid Shahriari稱，英特爾代工希望成為所有客戶首選的整體解決方案，服務于每一位客戶、每一項工作負載以及每一種應用場景，從對功耗和封裝外形尺寸要求極高的超薄型桌面應用，覆蓋到對AI應用而言需要最高性能內存集成的場景。

在他看來，英特爾封裝產品組合在全面性上處于業界領先水平。無論客戶是基于Intel 18A、Intel 18A-P工藝進行設計，還是選擇其他代工廠的芯片制造方案，英特爾都愿意提供先進封裝服務。

Kevin O’Buckley透露，很多客戶表達了希望與英特爾代工合作的意愿，但他們也提到已與其他代工廠建立合作關系，希望英特爾能提供一種使英特爾先進封裝技術適用于其他代工廠晶圓的方案。基于客戶反饋，英特爾代工進行了大量投資，開展了質量和可靠性測試，以確保其工藝能夠兼容其他代工廠的晶圓。

英特爾還提供封裝組裝設計套件，幫助客戶評估基于EMIB的封裝設計，并提供設計流程、規則和要求。

Navid Shahriari進一步分享說，英特爾有多技術模塊的完整系統性整合流程，可為客戶提供建模、設計、模擬能力測試等方面的各種幫助和工程支持。從封裝設計、3D堆疊設計，到模擬建模、插口設計、熱界面材料，英特爾具備所有相關能力和專業人員，幫助客戶在英特爾的工藝上實現其產品功能。

一、未來半導體發展，先進封裝為何至關重要？

15年前，傳統封裝的作用基本上是進行引腳間距轉換。一些引腳間距為100~200μm，成本在100美元左右。當時第三代或第四代的主板非常昂貴，要嘗試把引腳間距從100μm、200μm轉換到1ms，需保證封裝的可靠性。同時，封裝也有助于從散熱和承受機械壓力等方面保護芯片。

快進到當下，封裝所扮演的角色已經截然不同了。在Navid Shahriari看來，在未來的一二十年里，先進封裝技術在半導體領域中將發揮比其他任何技術都更為重要的作用。

這是因為，晶體管微縮變得越來越復雜和昂貴。此外，有些電路和功能類型（如密集邏輯）可以快速微縮，而像模擬電路和存儲器這樣的組件微縮速度較慢，它們的微縮路徑截然不同。由于技術尚未成熟，在先進制程節點上制造出一個集成了所有組件的設備變得越來越復雜。

于是我們進入了一個可以進行“混搭”的時代。例如，存儲控制器基于某一制程，模擬電路則基于另一特定制程，只將部分模塊采用先進制程來生產，這樣做成本要低得多。

過去無法這樣做，是因為集成大量組件太復雜，功耗太高，導致封裝體積過大。但隨著技術的進步和現有封裝材料的發展，這些限制顯著減少，先進封裝正成為行業前沿。

其原因就在于隨著制程微縮，引腳間距也在不斷縮小，FCBGA封裝的引腳間距大約是100μm，現在縮小到了EMIB的55μm和45μm，而且已有進一步縮小間距的路線圖。對于Foveros Direct技術，英特爾正在研究實現9μm的銅對銅引腳間距，并計劃將其縮小到＜5μm，最終會比這個數值還要低得多。

隨著引腳間距縮小，給定的芯片邊緣區域內能夠布置更多凸點，這意味著密度提升、功耗降低。隨著產量增加，成本會進一步降低，裸片或者裸片堆疊的體積也會變得更小，同時可以先測試，確保性能良好后再通過先進封裝工藝中進行組裝。

為什么需要多種封裝形式？

試想，如果構建一個包含12層堆疊的高性能芯片，它的結構非常龐大復雜，可能還帶有一個用于功能擴展的共封裝光學（CPO）器件，那么就需要通過EMIB、EMIB-T這樣的技術，在基板內通過一些尺寸非常小的元件進行封裝，然后把兩三個裸片集成在一起；還需要進行再布線，這就是Foveros 3D的用武之地，在Foveros技術中采用無源或有源中介層，然后只需進行幾次再布線，就能實現引腳間距的調整。

引腳間距轉換是客戶需要的一項能力。這些先進封裝能力都是權衡的結果，有些是為了優化密度，有些是為了優化面積，有些是為了優化功耗，還有一些則能讓客戶能構建出極其龐大復雜的芯片，這是其它技術所無法做到的。

二、一覽英特爾先進封裝整體進展：FCBGA、EMIB、Foveros

英特爾擁有豐富的先進封裝技術能力，從傳統的FCBGA（倒裝芯片球柵陣列）2D封裝到增加了基板層疊技術的FCBGA 2D+，再到EMIB、EMIB-T，以及基于硅的Foveros系列3D堆疊技術，并繼續投入，以打造出更龐大、更完備的封裝技術產品組合。

針對先進封裝需求，英特爾代工提供系統級集成服務，使用Intel 14A和Intel 18A-P制程節點，通過Foveros Direct（3D堆疊）和EMIB（2.5D橋接）技術實現連接。

英特爾的先進封裝技術整體進展如下：

1、FCBGA

英特爾持續改進倒裝芯片球柵陣列（FCBGA）2D解決方案，縮小凸點尺寸，提供更好的互連。

FCBGA 2D是傳統的有機FCBGA（倒裝芯片球柵格陣列）封裝，適用于成本敏感、I/O數量較少的產品。

FCBGA 2D+在此基礎上增加了基板層疊技術（substrate stacking），能夠減少高密度互連的面積，降低成本，特別適合網絡和交換設備等產品。

2、EMIB

英特爾獨特的EMIB技術不斷進步，已推出多款基于EMIB的產品，并持續提高可靠性，推出更多產品。

EMIB（嵌入式多芯片互連橋接）2.5D技術通過基板上的微型硅橋連接芯片，適用于高密度的芯片間連接，在AI和高性能計算（HPC）領域表現出色。

EMIB 3.5D則在此基礎上引入了3D堆疊技術，芯片可以垂直堆疊在有源或無源的基板上，再通過EMIB技術連接，增加了堆疊的靈活性，能夠根據IP的特性選擇垂直或水平堆疊，同時避免使用大型的中介層。

EMIB-T在EMIB的基礎上引入硅通孔（TSV）功能，為HBM 4和UCIe 32解決方案提供更好的供電和信號傳輸能力，并支持片上集成MIM電容。EMIB-T能夠快速擴展，支持更大、更復雜的解決方案，并能更早地進行芯片系統測試。

3、Foveros

基于硅中介層的Foveros封裝解決方案已應用于所有AI PC相關應用，并與眾多客戶合作。

Foveros技術融入集成穩壓器和MIM電容等新元件，顯著提升了技術的靈活性。同時，根據客戶需求，英特爾通過Foveros Direct 3D先進封裝技術，進一步擴展頂部和底部裸芯片的功能，以更好地滿足市場對先進封裝技術的需求。

Foveros 2.5D和3D技術采用基于焊料的連接方式，而不是基底連接，適合高速I/O與較小芯片組分離的設計。

Foveros Direct 3D技術則通過銅和銅直接鍵合，實現更高的互連帶寬和更低的功耗，從而提供卓越的性能。

為了降低成本，英特爾推出了Foveros B和Foveros R解決方案，提供基于基板的增層制造能力。

Foveros-R采用重布線層（RDL）中介層來創建芯片之間的異構集成，適用于客戶端和成本敏感的領域，特別適合需要多個頂部芯片、有復雜功能需求的解決方案。

Foveros-B將電源和信號的RDL與硅橋相結合，為復雜設計提供靈活的解決方案，適用于客戶端和數據中心應用。

英特爾還推出了基于3D IC的解決方案，具備混合鍵合能力，并正在研發相關產品。

三、EMIB：AI芯片封裝的理想選擇

Navid Shahriari談道，現在以及未來十年左右是異構集成的時代。過去幾年，英特爾在封裝技術方面取得進步，構建異構集成封裝的整體功耗和面積成本顯著降低。先進封裝已成為AI領域的關鍵能力。與行業其他公司相比，英特爾代工的EMIB技術具有獨特吸引力。

針對AI芯片的先進封裝需求，與業界其它晶圓級2.5D技術，例如硅中介層、重布線層（RDL）相比，EMIB 2.5D技術具有諸多優勢：

1、成本效益：EMIB技術采用的硅橋尺寸非常小，相比于傳統的大尺寸中介層，制造時能更高效地利用晶圓面積，減少空間和資源的浪費，綜合成本更低。

2、良率提升：EMIB技術省略了晶圓級封裝這一步驟，減少了模具、凸點等復雜工藝帶來的良率損失風險，從而提高了整體生產過程的良率。

3、生產效率：與晶圓級技術相比，EMIB技術的制造步驟更少、復雜度更低，因此生產周期更短，能夠更快實現從硅片到封裝的轉變，為客戶節省寶貴的時間。在市場動態快速變化的情況下，這種時間優勢能夠幫助客戶更快地獲得產品驗證數據，加速產品上市。

4、尺寸優化：以往晶圓級技術需要在基板上方添加中介層。Navid Shahriari解釋說，在所有異構集成先進封裝技術中，EMIB技術是唯一通過將硅橋嵌入基板內部并進行基板處理，以實現芯片間互連的，這種方式極大地提高了基板面積的利用率。同時，基板的尺寸與集成電路面板的格式相匹配，采用EMIB能夠在單個封裝中集成更多芯片，從而容納更多的工作負載。

5、供應鏈與產能：英特爾擁有成熟的供應鏈和充足的產能，確保了EMIB能夠滿足客戶對先進封裝解決方案的需求。EMIB已投產并發貨，出貨量超過1600萬片。

此外，英特爾與Amkor Technology達成合作，計劃在2026年底前全面量產EMIB能力，進一步拓展供應鏈選擇，為客戶提供更優質的服務。

三、詳解EMIB：將硅橋嵌入基板，實現裸芯片級集成

要利用先進封裝技術的優勢實現異構集成，必須實現非常密集的芯片間互連，不僅要在給定單位面積內實現更高密度，而且還要有更低的互連能耗。

據Navid Shahriari分享，EMIB是真正能夠實現裸芯片級集成的封裝技術。EMIB技術是嵌入在基板內部的，從前端開始就作為基板制造工藝的一部分，可在基板上完成所有橋接工序，之后只需進行芯片的放置、封裝與測試即可。基板與封裝測試流程是分開的，可并行進行，縮短產品交付時間。

客戶可在安裝內存、高帶寬內存（HBM）之前，先對GPU或CPU進行復雜的測試。在橋接組件封裝進基板之后，后續的流程與傳統的封裝和測試非常相似。封裝完成后，還可以進行重新測試，以確保系統級的可靠性與性能。這將為客戶帶來巨大的成本優勢。

它還具備芯片堆疊的能力，因為無需先放置芯片，再放置橋接結構，然后再進行后續構建，而是橋接結構已經在基板中。這樣就能實現質量更高的芯片堆疊。

當構建這些非常復雜的結構時，會有很多的裸片需要堆疊。良好裸片策略非常關鍵。在Navid Shahriari看來，EMIB和EMIB-T技術非常適合這種應用需求。

其硅橋被嵌入基板中，隨后進行額外的基板處理和多層堆疊。因此，當最終基板完成時，它已經內置了帶有密集互連的硅橋。在封裝過程中，該硅橋可用于放置CPU或GPU芯片。

第一代EMIB技術大約是在8-10年前推出的。英特爾正在開發第二代EMIB——EMIB-T。

這項新技術正與HBM4一起協同開發，具備原始EMIB所有的優勢，同時進一步提升了供電效率和性能，是面向下一代高帶寬需求的關鍵封裝方案。

在傳統的信號傳輸中，互連能力和電源傳輸效率相互掣肘。比如，如果運行的是高速接口（如UCIe），或者在系統中使用HBM內存，在這種情況下，通過兩層薄銅層進行電力傳輸，會因IR壓降而導致過多的電壓損失。

EMIB-T通過引入貫穿基板的硅通孔（TSV）技術，使橋接直接連接到下層基板，從而可以實現直接的電力傳輸，并能集成電容器、電壓調節器等深度嵌入技術，更好地優化整體結構布局和電氣性能。相較于大型中介層技術，EMIB-T能夠有效降低成本、加快產品上市速度，并在規模擴展方面更加高效。

目前EMIB-T處于開發和驗證階段，尚未進入量產階段，但較緊密間距的EMIB技術已在生產中。英特爾正在與客戶合作，進行EMIB-T技術的首次驗證流程。

四、先進封裝技術的未來：120×120毫米超大封裝，耐受更高溫的玻璃基

基板是先進封裝的核心。Navid Shahriari談道，英特爾在基板核心技術和層構建方面都在不斷進步，在基板技術方面處于領先地位，也擁有最大的基板研發設施之一。

英特爾正在研發120×120毫米的超大封裝，并計劃在未來幾年內向市場推出玻璃基板（glass substrate）。

玻璃基板可耐受更高的溫度，將變形（pattern distortion）減少50%，并具有極低的平面度，可改善光刻的聚焦深度（depth of focus），還達到了實現極緊密的層間互連疊加所需的尺寸穩定性。由于這些獨特的性能，玻璃基板上的互連密度有望提升10倍。

此外，玻璃機械性能的改進實現了非常高的超大尺寸封裝良率。

玻璃基板對更高溫度的耐受性，也讓芯片架構師能夠更靈活地設置電源傳輸和信號路由設計規則，因為它在更高溫度下的工作流程中，提供了無縫集成光互連器件和將電感器和電容器嵌入玻璃的能力。

因此，采用玻璃基板可以達成更好的功率傳輸解決方案，同時以更低的功耗實現所需的高速信號傳輸，有助于讓整個行業更接近2030年在單個封裝內集成1萬億個晶體管的目標。

Navid Shahriari透露，英特爾正在考慮使用更堅硬的材料。隨著基板變得更薄、面積更大，翹曲和剛性問題變得更加突出。英特爾代工還在研究低損耗的基板核心材料，例如在基板上制作溝槽并嵌入電容器，這個領域有很多創新。

目前環氧樹脂仍是核心材料的主要選擇。同時，英特爾探索基板核心材料的創新，正在試驗不同的材料成分，包括核心材料和構建方式。“如果您將今天的基板與幾年后的基板進行對比，您會發現堆疊結構將更加復雜，電氣損耗更低。”Navid Shahriari說。

結語：先進封裝與制程工藝進步緊密關聯，芯粒發展尚需突破兩大障礙

先進封裝技術正變得越來越重要。Navid Shahriari認為，許多先進封裝技術要么基于中介層，要么基于嵌入式技術，因此其所需的設備、工具和材料基本都與晶圓制造密切相關。他相信在未來十年，如果不推進先進封裝技術的發展，就談不上推進芯片制程工藝的進步。

英特爾率先在俄勒岡州工廠啟動了先進封裝產能，這是因為這里具備相應所需的晶圓制造能力。該公司也在新墨西哥州進行了相關建設。英特爾還在馬來西亞建造先進封裝廠，并計劃隨著時間推移將先進封裝能力轉移到亞洲。

芯片架構方面，Navid Shahriari預測未來將能夠使用各種不同的芯粒，甚至能實現一次設計、一次驗證、重復使用。

實現這種廣泛的應用面臨兩類障礙：第一類障礙與硬件和軟件的接口有關，例如芯粒之間的拓撲結構和接口，需要理解如何實現互操作性，以及如何管理各種組件；第二類障礙與通用性有關，“一刀切”的方案是行不通的，需要有一套由軟硬件接口強化的標準，以實現對齊。

在2025英特爾代工大會上，英特爾宣布成立新的芯粒聯盟。該聯盟則由十幾家來自不同領域的公司構成，其核心目標是確保芯粒的安全性和互操作性，推動芯粒技術的廣泛應用和發展，提升英特爾在芯粒領域的影響力。此外，英特爾還與EDA、IP、基板供應商、測試設備公司等展開廣泛合作，不斷完善生態系統，為客戶提供更全面、更優質的服務。

英特爾正在構建一種靈活、能夠適應各種芯粒環境的先進封裝技術，通過定義通用的接口、間距和供電協議來加以實現。在Navid Shahriari看來，我們正邁向一個芯粒可以從一個地方轉移到另一個地方、從一家公司轉移到另一家公司的時代，但實現這一目標，還需要幾年的時間。