Alphawave Semi宣布，已成功在臺積電N2制程上完成業(yè)界首批UCIe IP子系統(tǒng)之一的Tape-out，實現(xiàn)36G晶粒對晶粒（die-to-die）間的數(shù)據(jù)傳輸速度。此解決方案已全面整合臺積電的CoWoS技術(shù)，為次世代Chiplet架構(gòu)提供突破性的帶寬密度與可擴展性。

Alphawave Semi指出，隨著此次Tape-out，Alphawave Semi成為業(yè)界首批能在2nm納米片技術(shù)實現(xiàn)UCIe連接的企業(yè)，為開放式晶粒生態(tài)系統(tǒng)邁出關(guān)鍵一步。 Alphawave Semi 定制芯片與IP部門高級副總裁暨總經(jīng)理Mohit Gupta表示，很榮幸憑借N2世代領(lǐng)先業(yè)界，推出第一款采用這項先進制程的UCIe IP，我們的36G子系統(tǒng)驗證全新一代高密度、低功耗的晶粒互聯(lián)技術(shù)，為未來64G UCIe與更高速率鋪路，這對AI和高階交換網(wǎng)絡(luò)應用至關(guān)重要。

Alphawave Semi的UCIe IP子系統(tǒng)是基于臺積電2納米制程，可提供36G效能、11.8 Tbps/mm帶寬密度，具備極低功耗與延遲，并支持先進功能，如每通道實時健康監(jiān)測與完整可測試性。 該解決方案符合UCIe 2.0標準，通過Alphawave Semi高度可配置且高效的串流協(xié)議D2D控制器（Streaming Protocol D2D Controller），并支持多種協(xié)議，包括PCIe?、CXL?、AXI、CHI等。

Alphawave Semi也積極推動關(guān)鍵生態(tài)系合作，以推進突破性技術(shù)，利用 D2D 為基礎(chǔ)的開放晶粒互通能力，打造更廣泛的 AI 連接平臺。

臺積電先進技術(shù)業(yè)務(wù)開發(fā)部資深處長袁立本表示，這一里程碑也顯示，透過我們的開放創(chuàng)新平臺（OIP）與合作伙伴Alphawave Semi密切合作，能快速提供先進的接口IP與客制化芯片解決方案，以滿足日益增長的AI與云端基礎(chǔ)建設(shè)需求。

同時，Alphawave Semi已著手推進下一代UCIe解決方案的開發(fā)，并計劃支持64G UCIe，協(xié)助AI與HPC客戶在快速演進的晶粒導向生態(tài)中搶占領(lǐng)先地位。

參考閱讀：

在線技術(shù)視頻-SoC設(shè)計

webinar

演講人：王謙

Arteris 高級工程技術(shù)經(jīng)理

電子工程碩士學位背景，在EDA領(lǐng)域擁有二十年的專業(yè)知識。他曾在頂尖的EDA公司擔任過不同的EDA產(chǎn)品職位，并在領(lǐng)先的半導體公司擔任過設(shè)計工程職位。

視頻內(nèi)容概要

“IP-XACT in SoC Development Automation”視頻中，著重介紹IP-XACT 的歷史及演化，最新的IP-XACT 1685-2022標準對IP開發(fā)者和SoC開發(fā)者帶來的好處，IP-XACT 的TGI，以及基于IP-XACT 的SoC開發(fā)自動化，并結(jié)合use case 來分享基于IP-XACT 的SoC開發(fā)自動化的流程和方法學。

點擊下方小程序觀看視頻