一、前言

英特爾18A工藝是英特爾公司在其IDM 2.0戰略下開發的一項先進半導體制造技術，代表了英特爾這幾年在芯片代工領域臥薪嘗膽、厚積薄發的最新成果。

該工藝是英特爾“四年五個制程節點”計劃的最終節點，1目標是超越競爭對手臺積電和三星的2納米工藝。不僅將用于制造英特爾自家的處理器，也將向第三方客戶提供代工服務，傳微軟、英偉達和ARM均有意合作。

本文將向讀者簡要地介紹一下英特爾18A工藝的技術特點、優勢、近況和所面臨的挑戰。

二、18A工藝概述

英特爾18A工藝是英特爾制程路線圖中繼Intel 7、Intel 4、Intel 3和Intel 20A之后的第五個節點，其命名中的 “18A” 表示1.8納米（1.8nm）的等效制程。

18A工藝在性能、功耗和面積指標上相較于Intel 3工藝有顯著提升。英特爾聲稱，與Intel 3工藝相比，Intel 18A工藝的晶體管密度可以提升30%，每瓦性能可以提升15%。

三、18A工藝的關鍵技術創新

英特爾18A工藝集成了多項突破性技術，其中最引人注目的兩大創新是RibbonFET全環繞柵極晶體管和PowerVia背面供電技術。此外，18A還采用了高數值孔徑極紫外光刻（High - NA EUV）技術以及先進的封裝技術，進一步提升了性能和制造效率。

1、全環繞柵極晶體管（RibbonFET）

RibbonFET是英特爾對全環繞柵極（Gate - All - Around, GAA）晶體管的實現方式，取代了傳統的FinFET（鰭式場效應晶體管）架構。它采用垂直堆疊的帶狀溝道，提高了晶體管的密度和能效，可以實現電流的精準控制，在進一步微縮晶體管的同時減少漏電問題。

RibbonFET還可以提高芯片的每瓦性能、最小電壓操作和靜電性能，采用這種方案，無論在何種電壓下，都能提供更強的驅動電流，讓晶體管開關速度更快，進而提升晶體管的性能。

2、背面供電技術（PowerVia）

在傳統芯片設計中，電源線和信號線均位于晶體管頂部的互連層，混合信號線和電源在晶圓內 “搶占” 空間，導致擁堵，容易導致信號干擾和供電效率低下，增加了晶體管進一步微縮的難度。

而英特爾的背面供電技術就是針對解決這個問題而開發的，它通過將粗間距金屬層和凸塊移至芯片背面，并在每個標準單元中嵌入納米級硅通孔（nano - TSV），減少了電阻和信號串擾，從而提高供電效率。

3、采用高數值孔徑極紫外光刻（High - NA EUV）

18A工藝采用ASML的High - NA EUV光刻機制造，這是下一代光刻技術，能夠以更高的精度雕刻更小的晶體管特征。英特爾是ASML在High - NA EUV技術上的主要合作伙伴，已于2023年底采購了首臺生產型設備。

4、先進的封裝技術

18A工藝還結合了英特爾的先進封裝技術，如Foveros 3D堆疊和EMIB（嵌入式多芯片互連橋），進一步提升了芯片的集成度和性能。其中，Foveros Direct 3D技術通過銅 - 銅混合鍵合將凸點間距降低至10微米以下，大幅提高了互連密度和帶寬。

四、18A工藝的挑戰

盡管18A工藝展現出強大的技術潛力，但英特爾仍面臨多重挑戰。首先，最重要的就是良品率問題。傳目前18A工藝良品率僅為20%至30%，遠低于量產通常所需的70%以上。

影響良品率的因素包括新技術的復雜性、生產設備的穩定性等多種因素，英特爾接下來可能會通過優化生產工藝、加強設備維護和質量管控等方式來提高良品率，這是重中之重。

五、總結與展望

總的來說，英特爾18A工藝通過RibbonFET全環繞柵極晶體管、PowerVia背面供電技術、高數值孔徑EUV光刻以及先進封裝技術的集成，展現了在1.8納米級工藝上的強大競爭力。

英特爾于今年4月宣布Intel 18A工藝進入風險性試產階段，這將是其新任CEO陳立武上臺之后所面臨的最關鍵一戰，其實際性能表現將決定著英特爾未來幾年的發展狀況。如果表現良好，未來一兩年內有望實現翻盤；如果表現糟糕，那么它與臺積電的差距可能會越來越大，會陷入更加被動的局面。